



(11) Publication number:

0.

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 02055364

(22) Application date: **07.03.90**

(51) Intl. Cl.: H01L 27/04

(30) Priority:

(43) Date of application publication:

18.11.91

(84) Designated contracting

states:

(71) Applicant: MATSUSHITA ELECTI

(72) Inventor: HIRONAKA KATSUMI


(74) Representative:

(54) **SEMICONDUCTOR DEVICE**


(57) Abstract:


PURPOSE: To realized high capacity in a small area by taking the structure where the capacities are piled up on the Z-axis.

CONSTITUTION: An insulating film 2a is laid on a first conductor la, a second conductor 1b is piled up, besides a through hole 4a is opened in order to get the continuity to the first conductor, and thereon the second conductor 1b is provided. The insulating film 2b is laid also on the second conductor 1b, and in addition to piling up of a third conductor 1c, a through hole 4b is opened in order to get the continuity to the second conductor 1b getting the continuity to the first conductor 1a whereon also the third conductor 1c is laid. By repeating this (n) times, the capacities are in parallel connected and the sum thereof forms a capacity value.



COPYRIGHT: (C)1991,JPO&Japio





⑩ 公 開 特 許 公 報 (A) 平3-257855

®Int. Cl. 5

識別記号

广内整理番号

❸公開 平成3年(1991)11月18日

H 01 L 27/04

7514-5F C

・審査請求 未請求 請求項の数 1 (全3頁)

半導体装置 60発明の名称

②特. 願 平2-55364

20出 願 平2(1990)3月7日

克巳 @発 明 者 弘中

大阪府門真市大字門真1006番地 松下電子工業株式会社内

大阪府門真市大字門真1006番地 ⑦出 願 人 松下電子工業株式会社

外1名 弁理士 栗野 重孝 個代 理 人

1、発明の名称 半導体装置

2、特許請求の範囲

半導体基板上の2軸方向に導体と絶縁物による 多層構造の薄膜容量を備え、かつ各容量間は並列 に接続されてなることを特徴とする半導体装置。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体装置における容量形成構造に関 するものである。

従来の技術

近年、高密度高集積化の進む半導体装置におい て、フィルター及びその他のディスクリート部品 の内蔵に伴なう容量形成の際の占有面積,精度等 が重要視されている。

以下、図面を参照しながら、従来の容量形成に ついて説明する。

第3図は従来のMOS型容量を形成するもので 金属11と拡散層12の間に酸化膜13をはさん

だ構造になっている。

第4図は従来のJUNCTION型容量を形成 するものでダイオードに逆パイアスをかけること によってできる空乏層14を利用した構造になっ ている。

第5図は上記第3図、第4図の等価回路を示し たものである。

以上のような構造をもつ容量は、材料の誘電 率、中間層の厚み、有効面積等のパラメータによ り容量値を決定しているが、材料の誘電率、中間 層の厚みを調整しても限界があり、大変困難であ るといってよい。そのため、大容量を得るために は並列接続を施さなければならないが占有面積が 大きくなるという欠点を有していた。

発明が解決しようとする課題

本発明は上記欠点の面積に関する問題を解消 し、小面積高容量を実現する構造の容量を提供す るものである。

課題を解決するための手段

この目的を達成するために本発明の容量構造は

Z 軸方向に容量を重ねていき、接続を並列にとる ことで小面積高容量を達成することが可能となる。

作用

この構成により、容量構造が半導体基板の垂直 方向に多層に形成できる。

実施例

以下本発明の一実施例について図面を参照しなから説明する。

第1図は本発明の実施例におけるMOS型容量を用いた並列接続の容量構造である。第1図において1は導体(配線あるいは拡散層)、2は絶縁膜、3は端子4はスルーホールである。以上を設定された容量について以下その構成された容量について以下その構度2aをはつる。第2の導体1bを重ねる他に第1のようとの導体1bを施す。第2の導体1cを開け、のようにも絶縁膜2bをひき、第2の導体1cを開け、を導通をとった第2の導体1cを開け、そ

こにも第3の導体1cを施す。これをn回繰り返すことにより、容量は並列に接続されていき、容量は正列に接続されていき、容量値はそれらの和となる。

第2図は第1図の容量構造の等価回路を示し、 端子3間に並列に容量が形成されている。

なお、上記説明のMOS型容量はJUNCTION型他容量構成をするものであればよく、並列に限らず面積を小さくするために上下の導通をとらず同じZ軸上に数種の容量を設けることができるということは言うまでもない。


発明の効果

以上のように本発明は2軸上に容量を重ねる構 造をとることによって、小面積高容量を実現する ことができ、その実用的効果は大なものがある。 4、図面の簡単な説明


第1図は本発明の一実施例におけるMOS型容量を用いた多層構造図、第2図は第1図の等価回路図、第3図は従来のMOS型容量を示す断面図、第4図は従来のJUNCTION容量を示す断面図、第5図は第3図、第4図の等価回路図で

ある。


代理人の氏名 弁理士 栗野重孝 ほか1名





第 2 図



第 3 図







第 5 図

